go
英文: Why uvm_driver class is not abstract class while other like class uvm_sequence also parameterize...
117system-verilog
uvm
go
英文: Create a pulse of a given signal 问题 我有一个名为sig的信号。这个信号可能在多个时钟周期内保持高电平。我想要创建一个脉冲，它应该在信号保持高电平的每个时钟周...
114system-verilog
verilog
go
英文: Can't add tags from .vh file as systemverilog file 问题 尝试为一些SystemVerilog文件生成标签时，我发现一些文件的文件扩展...
113ctags
system-verilog
go
英文: What is the meaning of numbers in UVM_INFO? 问题 以下是已翻译的部分： 以下消息来自通过运行 QuestaSim 模拟 dut 创建的转录文件。数字...
133system-verilog
uvm
go
英文: Does anybody know how this code differentiates from normal D FF code? 问题 我正在进行验证项目并检查 DUT，我发现有些地...
131system-verilog
verilog
go
英文: Using a SystemVerilog interface as an input port to a module 问题 有多个模块，其中我以输入的形式（除其他事项外）获取以下内容： `...
115system-verilog
verilog
go
英文: Undefined output in Ring FIFO simulation 问题 这是您提供的SystemVerilog代码的翻译部分： 我一直在为SystemVerilog编写FIFO...
117simulation
system-verilog
go
英文: SV method which can monitor any digital signal from 1bit...128bit 问题 我有一个测试台（testbench）SV任务，可以检查...
116hardware
system-verilog
go
英文: systemverilog: difference between declaring class handle inside module and outside module 问题 案例 ...
110system-verilog
go
英文: How do I disable assertions when signals are unknown? 问题 我正在尝试理解一个多路复用（MUX）示例模块中的一个断言。 我想检查SEL1、...
124system-verilog
verilog
117评论system-verilog
uvm