英文: localparam of struct type - using default values - still requires initializer? 问题 应该是这样吗:如果一个str...
将ASCII转换为7段显示的模块,使用FPGA。
英文: Module that converts ASCII to 7-segment display using FPGA 问题 关于为每个字母都使用 begin 语句的含义,以及是否必要的问题,以...
Need help in converting verilog module without input & output ports into synthesizable. Because module without input/output ports is not synthesizable
英文: Need help in converting verilog module without input & output ports into synthesizable. Beca...
模块名称内的参数
英文: Parameter within module name 问题 Idea being using different axi_buses (Ex: axi_8_bus, axi_32_bus,...
“Reference signal name from parent module” 可以翻译为 “来自父模块的参考信号名称”。
英文: Reference signal name from parent module 问题 我想引用我的模块输入上的一个信号的名称。 例如,目前我写的是这样的。 sigref_checker #(...
Why I cannot read and update the register array at the same time in clocked always block with non-blocking statements? (Conwaylife example)
英文: Why I cannot read and update the register array at the same time in clocked always block with no...
在 $readmemh 命令中,如何指定从起始地址读取到结束地址。
英文: In $readmemh command, how to specify to read from a starting address to ending address 问题 我有一个 3...
如何在UVM驱动程序中获取被覆盖的事务项?
英文: How do I get overridden transaction item in UVM driver? 问题 我正在尝试在UVM驱动程序中获取重写的事务项。我创建了一个UVM序列项类,...
如何从继承的 uvm_test 类中仅执行特定的函数?
英文: How do I execute only targeted function from inherited uvm_test class? 问题 您可以在child_class_c的prin...
明确的赋值模式类型
英文: Explicit assignment pattern type 问题 I'd like to be able to provide an explicit struct type in an...
4