英文: Create a pulse of a given signal 问题 我有一个名为sig的信号。这个信号可能在多个时钟周期内保持高电平。我想要创建一个脉冲,它应该在信号保持高电平的每个时钟周...
有人知道这段代码与普通的 D FF 代码有何不同吗?
英文: Does anybody know how this code differentiates from normal D FF code? 问题 我正在进行验证项目并检查 DUT,我发现有些地...
Verilog编码未如预期执行。
英文: Verilog Coding Not Performing as Expected 问题 使用Verilog编写并对Upduino v3.1进行编码。设置一个PLL模块,使用其输出时钟来递增一...
使用SystemVerilog接口作为模块的输入端口
英文: Using a SystemVerilog interface as an input port to a module 问题 有多个模块,其中我以输入的形式(除其他事项外)获取以下内容: `...
进位预测加法器无法生成正确的和与进位位。
英文: Carry look ahead adder fails in generating proper sum and carry bits 问题 完整加法器模块: `timescale 1ns ...
条件case语句中的语法错误
英文: Syntax error in conditional case statement 问题 以下是翻译好的内容: 我正在尝试制作一个控制器,但它一直给我以下错误: ./controller.v...
如何在信号未知时禁用断言?
英文: How do I disable assertions when signals are unknown? 问题 我正在尝试理解一个多路复用(MUX)示例模块中的一个断言。 我想检查SEL1、...
如何在I2C主控制器代码中停止仿真时停止位?
英文: How can I stop the simulation at stop bit for I2C master code? 问题 I understand that you want a t...
在一个始终@(posedge clk)块内,有一个嵌套的for循环,如何输出每个i和j的值?
英文: Inside an always@(posedge clk) block, having a nested for loop, how do we output for each and ev...
为什么我通过Basys3 FPGA的UART发送数据时收到错误的位?
英文: Why am I receiving the wrong bits when sending data through UART on Basys3 FPGA? 问题 以下是您要翻译的 Ver...