fpga

英文: Create a pulse of a given signal 问题 我有一个名为sig的信号。这个信号可能在多个时钟周期内保持高电平。我想要创建一个脉冲，它应该在信号保持高电平的每个时钟周...

英文: Carry look ahead adder fails in generating proper sum and carry bits 问题 完整加法器模块： `timescale 1ns ...

英文: Why does my VHDL countdown timer on Nexys3 FPGA board switch between 59 and 68? 问题 我在VHDL中创建了一个6...

英文: Why am I receiving the wrong bits when sending data through UART on Basys3 FPGA? 问题 以下是您要翻译的 Ver...

英文: How to Read Data from a specific address of the FPGA QSPI Flash board? 问题 I'm new to Vitis and X...

英文: non-blocking assignments with if statements 问题 关于Verilog如何解释这个代码块以及它在FPGA中的综合方式有点困惑。 ... data_re...

英文: How to get access to Xilinx FPGA temperature in hdl code? 问题 我正在使用赛灵思超标 FPGA（具体来说，AXKU-040）。我参与的...

英文: Division in Verilog and Q factor representation 问题 I am currently working on a design of an algo...