英文: Functional coverage problem using with instead of iff 问题 覆盖率在使用 with 时不显示，但当我使用 iff 替代 with 时，它正...
66评论system-verilog
verilog
使用”with”而不是”iff”导致的功能覆盖问题
66评论system-verilog
verilog
66评论system-verilog
verilog
将一个二维寄存器数组转储到文本文件中
英文: Dumping a 2D register array into a text file 问题 当我使用以下代码： $writememb(dump_location, "array_...
54评论system-verilog
verilog
在SystemVerilog中，可以将生成块放置在静态函数中吗？
英文: In SystemVerilog Is it possible to place a generate block in a static function? 问题 我正在使用虚拟类+静态函数...
66评论system-verilog
在SystemVerilog中，是否可以在静态函数中放置一个生成块？
英文: In SystemVerilog Is it possible to place a generate block in a static function? 问题 I'm using a v...
55评论system-verilog
在SystemVerilog中，是否可以在静态函数中放置一个生成块？
英文: In SystemVerilog Is it possible to place a generate block in a static function? 问题 I'm using a v...
61评论system-verilog
在SystemVerilog中，可以将生成块放置在静态函数中吗？
英文: In SystemVerilog Is it possible to place a generate block in a static function? 问题 我正在使用虚拟类+静态函数...
63评论system-verilog
如何启动继承的uvm_test类？
英文: How do I start inherited uvm_test class? 问题 我试图使用.start()方法而不是uvm_config_db()来启动一个UVM测试类。 我已经注释掉...
57评论system-verilog
uvm
localparam常量的隐式类型是什么？
英文: What is the implicit type of a localparam constant? 问题 来自VHDL背景，我对SystemVerilog的隐式声明类型感到有些困惑。例如，...
125评论system-verilog
为什么使用`begin/end`允许我在SystemVerilog任务的中间声明变量？
英文: Why does begin/end allow me to declare a variable partway through a SystemVerilog task? 问题 我试图在`...
62评论system-verilog
verilog
在 coverpoint 中使用 Item
英文: Use of Item in coverpoint 问题 在下面的代码中，有人可以解释一下 "item" 指的是什么吗？ covergroup cg(bit ip); co...
53评论system-verilog
4