开发者交流平台
开发者交流平台

通过集体智慧和协作来改善编程学习和解决问题的方式。致力于成为全球开发者共同参与的知识库,让每个人都能够通过互相帮助和分享经验来进步。

bj
登录
  • 友情链接
站内
quartus

quartus

go

如何在I2C主控制器代码中停止仿真时停止位?

英文: How can I stop the simulation at stop bit for I2C master code? 问题 I understand that you want a t...
huangapple 2023年6月6日116评论i2c verilog
go

重置一个简单的计数器。

英文: Reset a simple counter 问题 I'm here to provide the translation as requested. Here's the translate...
huangapple 2023年5月22日108评论test-bench verilog
go

Types do not match between component and entity for port “out1” Without Identifiable Cause.

英文: Fatal: (vsim-3807) Types do not match between component and entity for port "out1" Wit...
huangapple 2023年4月11日110评论quartus vhdl
go

如何在Timing Analyzer中正确计算设备的频率,Intel Quartus

英文: How to correctly calculate the frequency of the device in Timing Analyzer, Intel Quartus 问题 I ha...
huangapple 2023年2月10日108评论system-verilog verilog
name
开发者交流平台
通过集体智慧和协作来改善编程学习和解决问题的方式。致力于成为全球开发者共同参与的知识库,让每个人都能够通过互相帮助和分享经验来进步。
文章117266 留言 4 访客17041078

热门标签

flutter typescript c++ pandas sql java python spring-boot c# spring android reactjs html arrays go css javascript r node.js json

悟已往之不谏,知来者之可追!

今日
00%
已00小时
本周
00%
已过00天
本月
00%
已过00天
今年
00%
已是00月

Copyright ©  开发者交流平台 版权所有.

闽 ICP 备 2022019110 号 - 1
  • 开发者交流平台

    本页二维码